PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-134203

(43) Date of publication of application: 21.05.1999

(51)Int.CI.

GO6F G06T 1/00 HO4N

(21)Application number: 10-238057

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

25.08.1998

(72)Inventor: IMANISHI HIROSHI

ARAKI TOSHIYUKI

(30)Priority


Priority number: 09235625

Priority date: 01.09.1997

Priority country: JP

(54) MICRO CONTROLLER, DATA PROCESSING SYSTEM AND CONTROL METHOD FOR TASK SWITCH (57) Abstract:

PROBLEM TO BE SOLVED: To realize high speed task switching in a micro controller for controlling plural hardware engines. SOLUTION: A processor 300, a task management table 310 and a scheduler 330 are incorporated in the micro controller. The processor 300 sequentially executes plural tasks for controlling the allocated hardware engines (cores). The task management table 310 stores task management information containing state information (ST information) showing the respective execution situations of the plural tasks, priority information (PRI information) showing the execution priority of the plural tasks and core ID information (CID information) showing to which cores the plural tasks are allocated. The scheduler 330 causes the processor 300 to switch the task based on task management information when a specified instruction is decoded or the execution of any core terminates.



LEGAL STATUS

[Date of request for examination]

25.08.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3007612

[Date of registration]

26.11.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

THIS PAGE BLANK (USPTO)

THIS PAGE BLANK (USPTO)

PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(45)発行日 平成12年2月7日(2000.2.7)

平成11年11月26日(1999,11.26) (P3007612)

(51) Int.CL. G08T G06F H04N 1/00 7/24 9/46 **位**別記号 G06F H04N 15/66 7/13 9/46 340B 340E

請求項の数16(全 11 頁)

(33)優先權主張國 (31)優先権主張番号 (43)公開日 (65)公园寿与 (22) HINTH · (21)出資番号 特層平9-235625 平成9年9月1日(1997.9.1) 平成10年8月25日(1998.8.25) 平成11年5月21日(1999.5.21) **春田早11-134203** 平成10年8月25日(1998.8.25) **徐熙平10—23805** (74)代型人 (72) 発明者 (73)特許指者 000005821 部查官 久保 光宏 族 数4 今西 帝 松下電器産業株式会社 外班土 有时四人 器産業株式会社内 器産業株式会社内 100077931 (外2名)

大阪府門真市大学門真1006番地 松下電 大阪府門真市大学門真1006番地

大阪府門真市大学門真1006番地 松下電

西鉄河に据へ

(54)【発明の名称】 マイクロコントローラ、データ処理システム及びタスクスイッチの傾實方法

(57) 【特許請求の範囲】

当て情報とを含むタスク管理情報を記憶するためのタス ードウェアエンジンに割り当てられているかを安す割り オリティ情報と、前記複数のタスクの各々がいずれのい 前記複数のタスクの各々の実行状況を妻すステート情報 をシーケンシャルに実行するためのプロセッサと、 て、かつプログラムされた命令に従って、複数のタスク と、前記複数のタスクの各々の実行優先度を表すプライ 【請求項1】 複数のハードウェアエンジンと協働し

スイッチをさせるためのスケジューラとを備え、 <u>つ該データ処理の実行が終了すると前記スケジューラに</u> 前記複数のハードウェアエンジンの各々は、前記プロセ 前記タスク管理情報に基づいて前記プロセッサにタスク ッサによる起動に従ってアータ処理の実行を開始し、か

対して実行終了を知らせ、

の実行終了を検出した場合には前記プロセッサにタスク 前記スケジューラは、いずれかのハードウェアエンジン

ロセッサによりシーケンシャルに実行される部分と、前 前記複数のタスクの処理を、その内容に応じて、前記フ こ分割する構成としたことを特徴とするマイクロコント 2枚数のハードウェアエンジンにより実行される部分と

【請求項2】 請求項1記録のマイクロコントローラに

テートとを有することを特徴とするマイクロコントロー たハードウェアエンジンの実行終了待ちを表す第3のス ートと、実行中を表す第2のステートと、割り当てられ 前記複数のタスクの各々は、実行待ちを表す第1のステ

【請求項3】 請求項2記載のマイクロコントローラに

定の命令をデコードしたとき、該タスクのステートを前 割り当てられたハードウェアエンジンを起動した後に特 記第2のステートから前記第3のステートへ変更するよ 前記プロセッサは、実行中のタスクにおいて該タスクに がいて、 うに前記ステート情報を更新する機能を有することを特

ないべ、 【請求項4】 請求項2記載のマイクロコントローラに 徴とするマイクロコントローラ。

前記スケジューラは、

該ハードウェアエンジンに虧り当てられたタスクを前記 いずれかのハードウェアエンジンが実行終了したとき、 タスク管理情報に基づいて判定するための判定ユニット

のステートへ変更するように前記ステート情報を更新す 特徴とするマイクロコントローラ。 る機能を有するステートコントローラとを備えたことを たタスクのステートを前記第3のステートから前記第1 前記判定ユニットにより起動されたとき、前記判定され 【請求項5】 請求項4記載のマイクロコントローラに

記ステート情報を更新する機能を更に有することを特徴 のステートから前記第1のステートへ変更するように前 起動されたとき、実行中のタスクのステートを前記第2 前記ステートコントローラは、前記判定ユニットにより とするマイクロコントローラ。 【荫求項6】 「荫求項2 記載のマイクロコントローラに

先度を有するタスクを次に実行すべきタスクとして選択 記算1のステートにあるタスクのうちで最も高い実行便 前記スケジューラは、前記タスク管理情報に基づき、前

するためのプライオリティエンコーダを更に備えたこと。 を特徴とするマイクロコントローラ 【請求項7】 請求項6記録のマイクロコントローラに

ステート情報を更新する機能を更に有することを特徴と ステートから前記第2のステートへ変更するように前記 コーダにより選択されたタスクのステートを前記第1の 前記ステートコントローラは、前記プライオリティエン するマイクロコントローラ。

【荫水項8】 請水項1記載のマイクロコントローラに

資源を退避するための領域を有することを特徴とするマ 前記タスク管理テーブルは、前記タスクスイッチの時点 より前に実行されていたタスクに係る前記プロセッサの

【荫求項9】 請求項1記録のマイクロコントローラに

た作素領域として使用する複数のレジスタファイルを更 に備えたことを特徴とするマイクロコントローラ。 前記複数のハードウェアエンジンの各々が互いに独立し 【請求項10】 請求項1記載のマイクロコントローラ

憶するためのレジスタファイルを更に備えたことを特徴 個のハードウェアエンジンに共通の設定パラメータを記 とするマイクロコントローラ。 前記複数のハードウェアエンジンのうちの少なへとも 2

のハードウェアエンジンと、 【請求項11】 各々データ処理を実行するための複数

クロコントローラとを備えたアータ処理システムであっ **歯記複数のハードウェアエンジンを包御するためのマイ**

ャルに実行するためのプロセッサと、 前記複数のハードウェアエンジンと協働して、中つプロ 前記マイクロコントローラは、 グラムされた命令に従って、複数のタスクをシーケンシ

ードウェアエンジンに割り当てられているかを表す割り オリティ情報と、前記複数のタスクの各々がいずれのハ 当て情報とを含むタスク管理情報を記憶するためのタス と、前記複数のタスクの各々の実行優先度を衰すプライ 前記複数のタスクの各々の実行状況を要すステート情報

スイッチをさせるためのスケジューラとを備え、 前記タスク管理情報に基づいて前記プロセッサにタスク

つ該アータ処理の実行が終了すると前記スケジューラに ッサによる起動に従ってデータ処理の実行を開始し、か 対して実行終了を知らせ、 前記複数のハードウェアエンジンの各々は、前記プロセ

前記スケジューラは、いずれかのハードウェアエンジン の実行終了を検出した場合には前記プロセッサにタスク

<u>に分割する構成とした</u>ことを特徴とするデータ処理シス 記複数のハードウェアエンジンにより実行される部分と ロセッサによりシーケンシャルに実行される部分と、前 **削記複数のタスクの処理を、その内容に応じて、前記フ**

たおいて、 【荫求項12】 請求項11記載のデータ処理システム

前記複数のタスクの各々は、実行待ちを要す第1のステ たハードウェアエンジンの実行終了待ちを表す第3のス テートとを有することを特徴とするアータ処理システ ートと、実行中を扱す第2のステートと、割り当てられ

【請求項13】 請求項11記載のデータ処理システム

特徴とするデータ処理システム。 前記複数のハードウェアエンジンは、各々MPEG画像 データのエンコードのための部分処理コアであることを

ত

特許第3007612号

£

特許第3007612号

に従ってアータ処理の実行を開始し、かつ該アータ処理 <u>の実行が終了すると前記スケジューラに対して実行終了</u> **{ハードウェアエンジンは、前記プロセッサによる起動** アエンジンにより実行される部分とに分割し、

ノーケンシャルに実行される部分と、複数のハードウェ

エンジンの実行終了待ちを表す第3のステートとを有 を表す第2のステートと、割り当てられたハードウェア <u> 各</u>タスクは、実行待ちを衷す第1のステートと、実行中

スクスイッチの制御方法。 から前記第1のステートへ変更することを特徴とするタ 割り当てられたタスクのステートを前記第3のステート が実行終了したとき、煎記プロセッサにタスクスイッチ <u> 煎記スケジューラは、いずれかの</u>ハードウェアエンジン させるように、実行終了したハードウェアエンジンに

【請求項15】 請求項14記載のタスクスイッチの制

スクのステートを前記第2のステートから前記第1のス テートへ変更することを特徴とするタスクスイッチの制 ハードウェアエンジンが実行終了したとき、実行中のタ

当て情報とを含むタスク管理情報を記憶するためのタス - ドウェアエンジンに割り当てられているかを表す割り **すりティ僧報と、前記複数のタスクの各々がいずれのハ** 前記複数のタスクの各々の実行状況を装すステート情報 【請求項16】 複数のハードウェアエンジンと協働し シーケンシャルに実行するためのプロセッサと、 かつプログラムされた命令に従って、複数のタスク 前記複数のタスクの各々の実行優先度を表すプライ

ク管理テーブルと、

個のハードウェアエンジンに共通の設定パラメータを記 前記複数のハードウェアエンジンのうちの少なくとも 2 **食するためのレジスタファイルとを備えたことを特徴と** イッチをさせるためのスケジューラと、

するマイクロコントローラ。 【発明の詳細な説明】

[0001]

る。また、本発明はタスクスイッチの制御方法に関する に構成されたデータ処理システムとに関するものであ 機能を備えたマイクロコントローラと、該マイクロコン トローラが複数のハードウェアエンジンを制御するよう 【発明の属する技術分野】本発明は、マルチタスキング

[0002]

タスクスケジューリングと資源の退避及び復帰とを行 たびに、オペレーティングシステム(OS)内の割り込 ローラに内蔵された単一のプロセッサは、複数のタスク み処理ルーチンが起動され、該割り込み処理ルーチンが 発行する。このタイマ割り込みをプロセッサが受理する チを要求するタイマ割り込みをタスクタイマが定期的に をシーケンシャルに実行する。そのため、タスクスイッ コントローラが知られている。この種のマイクロコント 【従来の技術】マルチタスキング機能を備えたマイクロ

[0003]

重視するアプリケーションにおいて深刻な問題である。 されたデータ処理システムにおいて、数マイクロコント おける高速のタスクスイッチを実現することにある。 特に画像データのエンコードのようなリアルタイム性を るオーバーヘッドが大きく、マイクロコントローラの実 ローラにおける高速のタスクスイッチを実現することに ラが複数のハードウェアエンジンを制御するように構成 【0005】本発明の他の目的は、マイクロコントロー 【0004】本発明の目的は、マイクロコントローラに 質的な稼働率が低下するという問題があった。これは、 ーリングを行っていたことから、タスクスイッチにおけ ントローラは、割り込み処理ルーチンでタスクスケジュ 【発明が解決しようとする課題】上記従来のマイクロコ

供することにある。 イッチを実現するためのタスクスイッチの制御方法を提 [0007] 【0006】本発明の更に他の目的は、高速のタスクス

いてハードウェアスケジューラでタスクスイッチを創御 することとしたものである。複数のハードウェアエンジ のタスクがそれぞれ対応するハードウェアエンジンに割 って複数のタスクをシーケンシャルに実行し、かつ複数 <u>の実行を開始し、かつ該データ処理の実行が終了すると</u> ェアエンジンと協働してかつプログラムされた命令に従 マイクロコントローラ中のプロセッサが複数のハードゥ め、本発明のマイクロコントローラは、割り込み処理ル とに分割する構成とした。複数のハードウェアエンジン 出した場合には、プロセッサにタスクスイッチをさせ ンの各々は、プロセッサによる起動に従ってデータ処理 り当てられた環境下で、その割り当てを表す情報に基づ うは、いずれかのハードウェアエンジンの実行終了を検 ーチンでタスクスイッチを制御するのではなくて、当該 スケジューラに対して実行終了を知らせる。スケジュー [課題を解決するための手段] 上記目的を達成するた 複数のハードウェアエンジンにより実行される部分 プロセッサによりシーケンシャルに実行される部分 しかも、複数のタスクの処理を、その内容に応じ

> が小さくなり、高速のタスクスイッチが実現される。 スクの各々の実行優先度に反映される結果、いずれのハ きる。つまり、タスクスイッチにおけるオーバーヘッド となく、次に実行すべきタスクを短時間のうちに選択で 行するのかをタスクスイッチ時にあらためて判断するこ ードウェアエンジンが時間的にクリティカルな処理を実 うな複数のハードウェアエンジンの間の関係が複数のタ と、そうでないものとがある。本発明によれば、このよ 【0008】また、本発明のマイクロコントローラで

ハードウェアエンジンに割り当てられたタスクはSLE のタスクはACTIVEステートからREADYステー 特定の命令 (task_sleep命令) に応じて、A READYステートからACTIVEステートへ遷移す 行すべきタスクとして選択され、該選択されたタスクが クのうちで敢も高い実行優先度を有するタスクが次に実 トへ遷移する。そして、READYステートにあるタス EPステートからREADYステートへ遷移し、実行中 る。あるハードウェアエンジンが実行終了したとき、該 られたハードウェアエンジンの起動を終えたタスクは、 ロコントローラを使用可能でない状態である。割り当て アエンジンの実行終了を待っている状態であり、マイク る。SLEEPステートは、割り当てられたハードウェ ロコントローラを使用可能な状態ではあるが、そのタス の制御を行う。READYステートは、タスクがマイク ステート)と、実行中を表す第2のステート(ACTI の各々は、実行待ちを表す第1のステート(READY CTIVEステートからSLEEPステートへ遷移す クは選ばれておらず、選ばれるのを待っている状態であ り、そのタスクに割り当てられたハードウェアエンジン タスクがマイクロコントローラを使用している状態であ テート)とを有する。ACTIVEステートは、現在、 ンの実行終了待ちを表す第3のステート(SLEEPス VEステート)と、割り当てられたハードウェアエンジ を行うイベントドリブン方式を採用した。複数のタスク というイベントの発生に直ちに応答してタスクスイッチ 生じることに鑑み、各ハードウェアエンジンの実行終了 答してタスクスイッチを行う時分割方式では無駄時間が は、タスクタイマから定期的に発行される割り込みに応 · 10, Transformer: DCT) 113、母子化器 (Quantizer:

いてもよい。 スクスイッチ時にはプログラムカウンタなどのプロセッ に独立した作業領域として使用する複数のレジスタファ スタファイルをマイクロコントローラの中に用意してお エンジンに共通の設定パラメータを記憶するためのレジ オーパーヘッドが更に小さくなる。複数のハードウェア **サ資源のみを退避すればよく、タスクスイッチにおける** イルをマイクロコントローラの中に用意しておけば、タ 【0009】複数のハードウェアエンジンの各々が互い

[0010]

の中には時間的にクリティカルな処理を実行するもの

【発明の実施の形態】図1は、本発明に係るアータ処理

43にそれぞれ接続されている。なお、5個のコアレジ

r:MD) 111、動き補償器 (Motion Compensator: れている。 5個のコアは、動き検出器 (Motion Detecto 5と、3個のパッファメモリ116~118とで構成さ と、マクロブロックパイプラインを構成する5個のハー のエンコーダは、単一のマイクロコントローラ101 ts Group) 画像エンコーダの構成例を示している。図 1 システムの1つであるMPEG (Moving Picture Exper ドウェアエンジン (以下、コアという。) 111~11

たり、信号線136を介して5個のコア111~115 35を介して5個のコア111~115と個別に交信し の各々へ起動信号123を供給し、かつ5個のコア11 なっている。 に共通のパラメータを与えたりすることができるように た、マイクロコントローラ101は、信号線131~1 クロコントローラ101は、5個のコア111~115 22はエンコード結果を妻す符号化データである。マイ 備えたマイクロコントローラ101によりそれぞれ制御 1~115の各々から終了信号124を受け取る。ま される。121はエンコードされるべき画像データ、1

r:VLC) 115であって、マルチタスキング機能を Q) 114及び可変長符号化器 (Valiable LengthCode MC) 112、離散コサイン変換器 (Discrete Cosine

を供給し、かつ上記終了信号124を受け取る。レジス 241及びBバス242に、その各々の出力はCバス2 シフタ222及びALU223の各々の2入力はAバス バス242にそれぞれ接続されている。乗算器221、 バス243に、その各々の2出力はAバス241及びB バス242にそれぞれ接続されている。汎用レジスタフ に介在し、かつその各々の2出力がAバス241及びB 記信号線131~136のうちの対応する信号線との間 スクコントローラ201とを接続するための信号線であ はBバス、243はCバス、231はこれらのバスとタ ~115のうちの少なくとも2個のコアに共通の設定パ ァイル217及びデータメモリ224の各々の入力はC タファイル211~216の各々は、Cバス243と上 メモリ224とを備えている。241はAバス、242 ithmetic and Logic Unit: ALU) 223と、テータ 221と、シフタ222と、算術論理演算ユニット (Ar ラメータを記憶するための1個の共通レジスタファイル スタファイル211~215と、上記5個のコア111 ーラ201と、上記5個のコT111~115の各々が マルチタスキング機能を実現するためのタスクコントロ 組構成を示している。マイクロコントローラ101は、 る。タスクコントローラ201は、上記起動信号123 使用する1個の汎用レジスタファイル217と、乗算器 216と、タスクコントローラ201が作業領域として 互いに独立した作業領域として使用する 5 個のコアレジ 【0011】図2は、マイクロコントローラ101の詳

競み出し、これに基づき乗算器221、シフタ222、 れる。DCTコア113は、DCTコアレジスタファイ のアドレスがDCTコアレジスタファイル213に設定 択する。求められた働きベクトルに対応する差分データ け取ると、MCコアレジスタファイル212から差分デ の実行が終了すると、差分アータの総和が信号級132 込んだ後、画像の差分アータを求める。MCコア112 散定され、起動信号123によりMCコア112が起動 の場件パラメータはMCコアレジスタファイル212に MCコア112のための動作パラメータを計算する。こ A L U 2 2 3 及び汎用レジスタファイル217を用いて コアレジスタファイル211から働きベクトルの候補を ーラ201は、この終了信号124を受け取ると、MD 1 1から終了信号124が出力される。タスクコントロ コアレジスタファイル211に告き込まれ、MDコア1 動作パラメータを読み込むとともに、画像データ121 コアレジスタファイル211から信号線131を介して が求められる。これらの動きベクトルを用いてMCコア 像データ処理が進められる。まず、入力された画像デー Cパス243から直接に引き出すようにしてもよい。 フタ222、ALU223及び汎用レジスタファイル2 タスクコントローラ201は、この終了信号124を受 れ、MCコア112から終了信号124が出力される。 分アータがパッファメモリ116にそれぞれ啓き込ま を介してMCコアレジスタファイル212に、画像の差 2 1 2 から信号線 1 3 2 を介して動作パラメータを読み される。MCコア112は、MCコアレジスタファイル られた動きベクトルの候補が信号級131を介してMD を入力する。MDコア111の英行が終了すると、求め りMDコア111を起動する。MDコア111は、MD 211に動作パラメータを設定し、起動信号123によ 3 及びCパス243を介してMDコアレジスタファイル コントローラ201は、まず信号線231、ALU22 化された後、符号化データ122として出力される。 れ、Qコア114で量子化され、求めた動きベクトルな 分データは、DCTコア113で離散コサイン変換さ トルが選択される。選択された動きベクトルに対する差 タ121に対してMDコア111で励きペクトルの候補 16×16画珠からなるマクロプロックを単位として画 216の配設を省略して、上記信号線131~136を され、起動信号123によりDCTコア113が起動さ 17を用いて上記候補の中から最適な動きベクトルを選 ータの総和を睨み出し、これに基づき乗算器221、シ どのサイド信報とともにVLCコア115で可収長符号 112で画像の差分データが求められ、最適な動きベク 【0013】図2を参照して詳細に説明すると、タスク 【0012】図1のMPEG画像エンコーダによれば、 を含む。更に、タスク管理テーブル310は、プロセッ 定ユニット332と、プライオリティエンコーダ333 避される。スケジューラ330は、タスク管理テーブル であって、ステートコントローラ 3 3 1 と、終了コア判 サ300にタスクスイッチをさせるための回路プロック 3 1 0 に記憶されたタスク管理情報に基づいてプロセッ U223(図2参照)の演算結果に係るフラグなども退 めのタスク毎の領域を有する。この退避領域には、AL サ300の資源すなわちPC301の内容を退避するた 当てられているかを表すコアID情報(CID情報)と リティ情報(PRI情報)と、該複数のタスクの各々が クの各々の実行状況を表すステート情報(ST情報) を備えている。ここに、タスク管理情報は、複数のタス 管理情報を記憶するための回路プロックであって、タス 5個のコア111~115のうちのいずれのコアに割り と、該複数のタスクの各々の実行優先度を表すプライオ ク 0 からタスク 7 までの 8 個のタスクのそれぞれに対応 した8個のタスク管理レジスタファイル320~327

接続されている。タスク管理テーブル310は、タスク は、最大8個のタスクをシーケンシャルに実行すること 動信号123及び終了信号124のやりとりを複数回行 r) 翅のプロセッキにあって、命令アドレスを生成する かてきるRISC (Reduced Instruction Set Compute ユーラ330とで構成されている。プロセッサ300 フタ222、ALU223などに信号線231を介して は、命令実行のための資源である上記乗算器221、シ を備えている。各コアへの起動信号123は、命令アコ 令からなるプログラムを格納するための命令メモリ30 ためのプログラムカウンタ (PC) 301と、一連の命 セッサ300と、タスク管理テーブル310と、スケジ 構成を示している。 タスクコントローラ 201は、プロ ックを処理する間に、マイクロコントローラ101と起 11~115のうちのいくつかのコアは、1マクロプロ 果ポパッファメモリ118に酢を込まれ、VLCコア1 る。以下、Qコア114で量子化処理がなされ、その結 散コサイン変換の結果がパッファメモリ117に暫き込 ン変換する。DCTコア113の実行が終了すると、構 ーダ303から供給される。また、命令アコーダ303 2 と、命令をデコードするための命令デコーダ 3 0 3 と Cコア112へ予め供給したりする際に用いられる。 指定するための共通パラメータをMDコア111及びM ア111~115ヘ子の供給したり、動き評価モードを EG2との切り替えのための共通パラメータを5個のコ ータ122として出力される。なお、上記5個のコア1 まれ、DCTコア113から終了信号124が出力され う。共通レジスタファイル216は、MPEG1とMP 15で可変長符号化処理がなされ、その結果が符号化テ 【0014】図3は、タスクコントローラ201の詳細

> は、タスク管理テープル310の中のST情報を更新す タ334に知らされる。ステートコントローラ331 を参照して行われ、判定結果を表すタスク番号362が れかのコアから終了信号124を受け取ったとき、実行 セッサ300への資源復帰を同る。 るための回路プロックである。セレクタ334は、プロ ク番号361がステートコントローラ331及びセレク テーブル310を参照して行われ、選択結果を表すタス するための回路ブロックである。この選択はタスク管理 ティエンコーダ333は、次に実行すべきタスクを選択 ステートコントローラ331に知らされる。 プライオリ ユニットである。この判定はタスク管理テーブル310 終了したコアに割り当てられたタスクを判定するための 【0015】図4は、図1のMPEG画像エンコーダに

のタスク401~405を制御し、かつエンコード処理 ートにあるタスクは、task_ready命令により 直後のタスクはSTOPステートにある。STOPステ 終了待ちを表すSLEEPステートとを有する。ただ がコア設定命令をデコードした際にそれぞれ命令デコー 命令アコーダ303がプライオリティ設定命令をアコー 3 によれば、PR I 情報はプライオリティ散定信号 3 4 ク400~405に係るタスク管理情報が図3中のタス スク405は、割り当てられたVLCコア115を制御 を制御するための量子化タスク (タスク4) である。タ である。タスク404は、動り当てられたQコア114 る。タスク403は、割り当てられたDCTコア113 2を制御するための動き補償タスク(タスク2)であ である。タスク402は、割り当てられたMCコア11 ア111を制御するための動き検出タスク (タスク1) は存在しない。タスク401は、割り当てられたMDコ る。このメインタスク400が割り当てられるべきコア の全体を管理するためのメインタスク (タスク0) であ ロコントローラ101は、ここでは6個のタスク400 READYステートへ遷移させられる(遷移501)。 すACTIVEステートと、割り当てられたコアの実行 念図である。タスクは、停止を表すSTOPステート ダ303からタスク管理テーブル310へ供給される。 それぞれ設定される。プライオリティ設定信号342は 2に応じて、CID情報はコア設定信号343に応じて ク管理テーブル310に記憶されているものとする。図 するための可変長符号化タスク(タスク5)である。 を制御するための離散コサイン変換タスク (タスク3) ~405を実行する。タスク400は、下位階層の5個 おけるコアとタスクとの対応関係を示している。マイク し、タスク0にはSLEEPステートがない。リセット と、実行待ちを表すREADYステートと、実行中を表 【0017】図5は、各タスクのステート遷移を示す概 ドレた際に、コア設定信号343は命令デコーダ303 【0016】ここで、図4に示す少なへとも6個のタス

> せられたり (遷移523) することができる。SLEE 終了によりREADYステートへ遷移させられる(遷移 Pステートにあるタスクは、朝り当てられたコアの実行 EEPステートへ遷移させられたり(遷移521)、t により実行され、task_sleep命令によりSL CTIVEステートにあるタスクは、プロセッサ300 選択されると、ACTIVEステートへ遷移させられる 要求するイベントの発生時にスケジューラ 3 3 0 により ask_stop命令によりSTOPステートへ履移さ EADYステートへ遷移させられる(遷移522)。 A テートにあったタスクは、スケジューラ330によりR (遷移511)。この際、その時点までACTIVEス

次に実行するタスクの選択、(4) 退避されていた資源 p命令によりACTIVEステートからSLEEPステ 鼓コアの起動とを終えたタスクは、task_slee が発生する。例えば、実行中のタスクにおいて該タスク の詳細動作を説明する。命令アコーダ303がtask の復帰である。 ラの起動、 (2) 実行中のタスクの資源の退避、 (3) クスイッチが発生する。タスクスイッチ時のタスクコン 5のうちのいずれかのコアが実行終了したときにもタス **ートへ遷移させられる。また、5個のコア111~11** に割り当てられたコアのための動作パラメータの設定と sk_stop命令をデコードすると、タスクスイッチ トローラ201の動作シーケンスは、(1)スケジュー __ready命令、task__sleep命令又はta 【0018】ここで、図3のタスクコントローラ201

ケンスを説明する。 【0019】まず、命令に甚づくタスクスイッチのシー

31に入力される。その結果、スケジューラ330が起 る。ステート変更信号341はステートコントローラ3 アコーダ303からステート変更信号341が出力され 又はtask_stop命令がアコードされると、命令 task_ready命令、task_sleep命令 【0020】 (A-1) スケジューラの起動

も入力され、ST情報が更新される。同時にその時点ま ステート変更信号341はタスク管理テーブル310に 4.4を介してレジスタ管理テーブル3.10の中に退避さ で実行されていたタスクのPC301の値が、信号線3 【0021】 (A-2) 実行中のタスクの資源の退避

る。この選択の結果を表すタスク番号361は、ステー を有するタスクを次に実行すべきタスクとして選択す DYステートにあるタスクのうちで最も高い実行優先度 352を介してPRI惰報をそれぞれ受け取り、REA ル310から信号線351を介してST惰報を、信号線 プライオリティエンコーダ333は、タスク管理テープ 【0022】(A-3)次に実行するタスクの選択

ル213に設定されたアドレスに基力いてバッファメモ

リ116から差分データを読み出し、これを離散コサイ

ット332は、5個のコア111~115のうちのいず

READYステートにあるタスクは、タスクスイッチを

と、セレクタ334とを備えている。終了コア判定ユニ

6

特許第3007612号

スタファイル211~215及び共通レジスタファイル

トコントローラ331及びセレクタ334に知らざれ

00に設定され、該タスクの実行が開始する。 結果、次に実行すべきタスクのPCの値がプロセッサ3 クタ334は、タスク番号361で指定されたタスクの ステートからACTIVEステートに更新される。セレ 3 3により選択されたタスクのST情報が、READY じたステート変更信号364をタスク管理テーブル31 ステートコントローラ331は、タスク番号361に応 して読み出し、該PCを信号線363へ供給する。その P Cをタスク管理テーブル 3 1 0 から信号線 3 5 3 を介 0へ供給する。その結果、プライオリティエンコーダ 3 【0023】 (A – 4) 退避されていた資源の復帰

【0024】次に、コアの実行終了に甚づくタスクスイ

ッチのシーケンスを説明する。 【0025】 (B-1) スケジューラの起動

たコアにいずれのタスクが割り当てられているかを判定 いずれかのコアが実行終了すると、終了コア判定ユニッ スクが存在しない場合には、スケジューラ330は起動 新される。なお、実行終了したコアに割り当てられたタ 報が、SLEEPステートからREADYステートに更 0へ供給する。その結果、実行終了したタスクのST情 じたステート変更信号364をタスク管理テープル31 ステートコントローラ 3 3 1 は、タスク番号 3 6 2 に応 される。その結果、スケジューラ330が起動される。 確認された場合に、ステートコントローラ331に知ら 惰報から当該タスクがSLEEPステートにあることが する。この判定の結果を表すタスク番号362は、ST ープル310の中のCID惰報を読み出し、実行終了し ユニット332は、信号線354を介してタスク管理テ 了信号124に基づいて判定する。更に、終了コア判定 ユニット332は、いずれのコアが実行終了したかを終 ト332に終了信号124が入力される。終了コア判定

行されていたタスクのST情報がACTIVEステート る。同時にその時点まで実行されていたタスクのPC3 変更信号364をタスク管理テーブル310へ供給す からREADYステートに更新されるように、ステート 更に、ステートコントローラ 3 3 1 は、その時点まで実 01の値がタスク管理テーブル310の中に退避され 【0026】 (B-2) 実行中のタスクの資源の退避

度を有するタスクを次に実行すべきタスクとして選択す ル310からST情報及びPRI情報を受け取り、RE ADYステートにあるタスクのうちで最も高い実行優先 る。この選択の結果を表すタスク番号361は、ステー プライオリティエンコーダ333は、タスク管理テープ トコントローラ331及びセレクタ334に知らされ 【0027】 (B-3) 次に実行するタスクの選択

> べきタスクのPCの値がプロセッサ300に設定され、 をプロセッサ300へ供給する。その結果、次に実行す PCをタスク管理テーブル310から読み出し、該PC クタ334は、タスク番号361で指定されたタスクの ステートからACTIVEステートに更新される。セレ 33により選択されたタスクのST情報が、READY 0へ供給する。その結果、プライオリティエンコーダ3 じたステート変更信号364をタスク管理テーブル31 ステートコントローラ 3 3 1 は、タスク番号 3 6 1 に応 【0028】 (B-4) 追避されていた資源の復帰

がある。図1の例では、これらの特性に適合したMPE がって、個々のパイプラインパッチ期間において句のロ 輝度成分と色差成分とに分け、各成分毎に処理を細分化 れる。MCコア1.12は、1マクロブロックのデータを 行う処理の内容やデータによって異なる。例えば、DC G画線エンコーダが、イベントドリプン方式のタスクス 時間の長さが画像アータに依存して変化するという特性 る。ここに、アイドル時間が生じる。しかも、アイドル アより早く実行終了するコアが存在するという特性があ ロックの処理に要する時間の最大値に設定される。した る。パイプラインピッチは、各コアにおける1マクロブ 5 によるマクロブロックパイプライン処理を示してい に応じて複数回起動される。 して実行するため、1パイプラインピッチ期間にデータ Tコア113は1パイプラインピッチ期間に1回起動さ インピッチ期間におけるコアの起動回数は、そのコアで イッチの採用により実現される。なお、個々のパイプラ 【0029】図6は、図1中の5個のコア111~11

及びタスク2がそれぞれREADYステートにあるもの の実行優先度が最も低いものとする。また、時刻 t 0 に 高く、タスク2の実行優先度が2番目に高く、タスク0 間における3個のタスクの各々のステート遷移の具体例 おいて、タスク1がACTIVEステートに、タスク0 これら3個のタスクのうちタスク1の実行優先度が最も ア112に割り当てられたタスクである(図4参照)。 11に割り当てられたタスクであり、タスク2はMCコ するためのメインタスクであり、タスク1はMDコア1 を示している。タスク0はエンコード処理の全体を管理 【0030】図7は、図6中の破線で特定された一部期

スク2の実行優先度がタスク0の実行優先度より高いの タスク0及びタスク2がREADYステートにあり、タ ートからSLEEPステートへ遷移する。この時点では MDコア111を起動する。そして、時刻t1にtas 順を追って説明すると、時刻 t 1 より前に、タスク 1 は タスクスイッチにおけるオーバーヘッドを表している。 いてタスクスイッチが発生する。図中のΔ tは、1回の k_sleep命令によりタスク1がACTIVEステ 【0031】図7によれば、時刻t1~t7の各々にお

該タスクの実行が開始する。

EEPステートからREADYステートへ遷移する。こ

t5にMDコア111の実行終了によりタスク1がSL トからACTIVEステートへ遷移する。そして、時刻

タスク 0 がR E A D Y ステートへ遷移する。この時点で

DYステートにあるので、タスク0がREADYステー テートへ遷移する。この時点ではタスク 0 のみがR E A よりタスク2がACTIVEステートからSLEEPス する。そして、時刻 t 4 に t a s k_s l e e p 命令に

p命令によりタスク1がACTIVEステートからSL の実行優先度がタスク0及びタスク2の各々の実行優先 がR E A D Y ステートから A C T I V E ステートへ遷移 優先度がタスク 0 の実行優先度より高いので、タスク 2 タスク 2 がR E A D Y ステートにあり、タスク 2 の実行 EEPステートへ遷移する。この時点ではタスク0及び を再起動する。そして、時刻t7にtask_slee CTIVEステートへ戻る。タスク1はMDコア111 度より高いので、タスク 1がREADYステートからA 1及びタスク2がREADYステートにあり、タスク1 Yステートへ遷移する。この時点ではタスク O、タスク までACTIVEステートにあったタスク 1 がR E A D READYステートへ遷移する。これに伴い、その時点 2の実行終了によりタスク2がSLEEPステートから

割方式のタスクスイッチを採用した場合の1回のタスク パイプラインピッチ期間において最大20数回のタスク Δ には数トシンサイクルにする。図 6 中の個々のトクロ スクスイッチを採用した場合の図1中のオーバーヘッド ルにもなるが、本発明に係るイベントドリブン方式のタ スイッチにおけるオーバーヘッドは10数マシンサイク 【0032】従来の割り込み処理ルーチンを用いた時分

からACTIVEステートへ遷移する。そして、時刻 t りタスク2がACTIVEステートからSLEEPステ テートへ遷移する。タスク2はMCコア112を起動す で、タスク2がREADYステートからACTIVEス Yステートにあるので、タスク0がREADYステート ートへ遷移する。この時点ではタスク 0 のみが R E A D る。そして、時刻t2にtask_sleep命令によ する。つまり、画像データの高速エンコードが達成可能 ヘッドの短縮は、パイプラインピッチの短縮をも可能に スイッチが発生することを考えると、両方式間のオーバ ーヘッドの差は更に大きくなる。本発明によるオーバー 【0033】以上のとおり、図1のMPEG画像エンコ

理を保証できる。しかも、いずれかのコアが実行終了し で、プログラミングが効率化され、アバッグにも有利で ク毎にプログラムを独立して記述することができるの コーダ333の内部構成が簡略化される。更に、各タス クとして選択することとしたので、プライオリティエン も高い実行優先度を有するタスクを次に実行すべきタス で、READYステートにある全てのタスクのうちで最 ステートと、その時点まで実行中であったタスクのステ たとき、該実行終了したコアに割り当てられたタスクの 優先度を設定しておくことで、正常な画像エンコード処 間的にクリティカルな処理を実行するタスクに高い実行 ーダでは高速のタスクスイッチが実現される。また、時 ートとをいずれもREADYステートに変更したうえ

スク0がREADYステートへ遷移する。この時点では に伴い、その時点までACTIVEステートにあったタ EPステートからREADYステートへ遷移する。これ 3にMCコア112の実行終了によりタスク2がSLE

タスク0及びタスク2がREADYステートにあり、タ

テートへ遷移する。タスク2はMCコア112を再起動 で、タスク2がREADYステートからACTIVEス スク2の実行優先度がタスク0の実行優先度より高いの

れることはない。 割り当てたが、タスクが割り当てられないコアがあって てのハードウェアエンジン (コア) にタスクを1個ずつ ータ処理システムにも適用可能である。上記の例では全 よい。 1 個のタスクが複数個のコアに同時に割り当てら もよいし、複数個のタスクを1個のコアに割り当てても 【0034】なお、本発明は画像デコーダなどの他のデ

ので、タスク1がREADYステートからACTIVE

ステートへ遷移する。そして、時刻 t 6 にMCコア 1 1 タスク1の実行優先度がタスク0の実行優先度より高い はタスクO及びタスク1がREADYステートにあり、 れに伴い、その時点までACTIVEステートにあった

は、複数のタスクがそれぞれ対応するハードウェアエン イッチを実現することができる。 クスイッチを制御することとしたので、高速のタスクス を表す情報に基づいてハードウェアスケジューラでタス ジン(コア)に割り当てられた環境下で、その割り当て 【発明の効果】以上説明してきたとおり、本発明によれ

を示すプロック図である。 【図2】図1中のマイクロコントローラの詳細構成を示 【図1】本発明に係るMPEG画像エンコーダの構成例 【図面の簡単な説明】


【図3】図2中のタスクコントローラの詳細構成を示す すプロック図である。 プロック図である。


応関係を示す概念図である。 【図4】図1のエンコーダにおけるコアとタスクとの対

移を示す概念図である。 【図5】図1のエンコーダにおけるタスクのステート遷


【図6】図1中の5個のコアによるマクロブロックパイ

のステート遷移の具体例を示すタイミング図である。 プライン処理を示すタイミング図である。 【図7】図6中の一部期間における3個のタスクの各々





<u>e</u>



(56) 参考文献 特開 平6 - 28323 (JP, A) インターフェース1995年1月号 (CQ 出版社)、p. 134~146 l Report、Vol.40、No. 6 (1994年12月)、p.122~128 (JI CST資料番号:G0474A) National Technica

フロントページの続き

(58)調査した分野(Int.Cl.7, DB名)

JICSTファイル(JOIS) CSDB (日本国特許庁)

C06F 9/46 G06F 15/16 G06F 9/38 G06T 1/00 H04N 7/24